This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09294068 A

(43) Date of publication of application: 11.11.97

(51) Int. CI

H03K 19/086

H03F 3/45

H03K 17/04

H03K 17/14

H03K 17/60

H03K 19/00

H03K 19/013

(21) Application number: 08105598

(22) Date of filing: 25.04.96

(71) Applicant:

NEC IC MICROCOMPUT SYST

LTD

(72) Inventor:

ISHII MASAAKI **MORI KAZUHIRO**


(54) ECL CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce a change in an operating speed due to temperature in the circuit consisting of differential transistor(TR) pair having cascade connection TRs.

SOLUTION: Another differential TR pair consisting of TRs \mathbf{Q}_{9} , \mathbf{Q}_{10} whose emitter electrode connects in common to that of TRs Q1, Q6 is provided in addition to differential TR pairs consisting of the TRs Q_1 , Q_6 . An emitter area of the TRs Q9, Q10 is selected smaller than that of the TRs Q1, Q6. A collector electrode of the TRs Q₉, Q₁₀ connects to an opposite collector of the TRs Q_1 , Q_6 to the substantial differential relation. Since a very small current is always flowing to the circuit through the TRs Q9, Q10, a processing delay time is small. Since the TRs $\mathbf{Q_9}$, $\mathbf{Q_{10}}$ are used to supply a very small current, the substantial differential pair TRs Q_1 , Q_6 and the added differential pair TRs Q_9 , Q₁₀ follow the same change as to temperature. Thus, the temperature in the operating speed is less in comparison with the case that a path for the very small current is configured by resistors.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-294068

(43)公開日 平成9年(1997)11月11日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	F	ĺ					技術表示箇所
H03K	19/086			H 0	3 K	19/086				
H03F	3/45			H 0	3 F	3/45			Z	
H03K	17/04			H 0	3 K	17/04			E	
	17/14					17/14				
	17/60					19/00			С	
			審査請求	有	財	マダス できゅう うくりゅう グログス でんり でんしょう ひんしょう うんしょう ひょう ひょう ひょう かいしょう はい しょう はい	OL	(全 9	頁)	最終頁に続く
(21)出願番号	}	特顧平8-105598		(71)	出願。	人 000232	036			
						日本電	気アイ	シーマ1	(コン	システム株式会
(22)出願日		平成8年(1996)4月25日				社				
						神奈川	県川崎	市中原区	【小杉	町1丁目403番
						53				
				(72)	発明	者 石井	正明			
						神奈川	県川崎	市中原区	【小杉	町一丁目403番
						53 日	本電気	アイシー	マイ:	コンシステム株
						式会社	内			
				(72)	発明	者 森 数	洋			
						神奈川	県川崎	市中原区	【小杉	町一丁目403番
						53 日	本電気	アイシー	マイ:	コンシステム株
						式会社	内			
				(74)	代理》	人 弁理士	京本	直樹	外	2名)

(54) 【発明の名称】 ECL回路

(57)【要約】

【課題】カスケードトランジスタを持つ差動トランジスタ対で構成されるECL回路において、動作速度の温度による変化を従来よりも小さくする。

【解決手段】差動対トランジスタQ1 , Q6 に、それらトランジスタとエミッタ電極を共通にしたもう一つの差動対トランジスタQ9 , Q10を設ける。トランジスタQ9 , Q10は、エミッタ面積を、差動対トランジスタQ1 , Q6 のエミッタ面積より小さくする。コレクタ電極はそれぞれ、本来の差動対トランジスタQ1 , Q6 に対し、逆相側のコレクタ電極に接続する。トランジスタQ9 , Q10を通して回路に常に微小電流が流れているので、遅れ時間が短い。微小電流を流すのにトランジスタを用いているので、本来の差動対トランジスタと追加した差動対トランジスタとは、温度に対し同じ変化をする。従って動作速度の温度変化は、微少電流経路を抵抗で構成するのに比べ、小さい。



【特許請求の範囲】

【請求項1】 差動増幅回路の出力抵抗とトランジスタ のコレクタ電極との間にカスケード接続のトランジスタ を挿入したECL回路において、

前記差動増幅回路の差動トランジスタ対を第1の差動ト ランジスタ対とし、エミッタ電極が前記第1の差動トラ ンジスタ対と共通接続された第2の差動トランジスタ対 を設け、その第2の差動トランジスタ対のコレクタ電極 各各を前記第1の差動トランジスタ対の逆相となるコレ ク電極各各に接続すると共に、前記第2の差動トランジ スタ対のエミッタ面積を前記第1の差動トランジスタ対 のエミッタ面積よりも小さくしたことを特徴とするEC L回路。

【請求項2】 第1乃至6のトランジスタから第1, 第 3. 第5及び第6のトランジスタを選び、前記第3. 第 5のトランジスタ各各のエミッタ面積を同一とし、前記 第1, 第6のトランジスタ各各のエミッタ面積を前記第 3、第5のトランジスタのエミッタ面積よりも小さい同 一の面積とすると共に、前記第1, 第3, 第5及び第6 のトランジスタのエミッタ電極を共通接続し、

前記第1, 第3, 第5及び第6のトランジスタの共通接 続されたエミッタ電極を、定電流源を介して、第1電位 の電源電位供給線に接続し、

前記第3のトランジスタのコレクタ電極と前記第6のト ランジスタのコレクタ電極とを共通接続すると共に第2 のトランジスタのエミッタ電極に接続し、

前記第1のトランジスタのコレクタ電極と前記第5のト ランジスタのコレクタ電極とを共通接続すると共に第4 のトランジスタのエミッタ電極に接続し、

前記第2のトランジスタのコレクタ電極を第1の抵抗素 子を介して第2電位の電源電位供給線に接続し、

前記第4のトランジスタのコレクタ電極を第2の抵抗素 子を介して前記第2電位の電源電位供給線に接続し、

前記第2のトランジスタのベース電極と前記第1のトラ ンジスタのベース電極とを共通接続して、第3電位の電 源電位供給線に接続し、

前記第1のトランジスタのベース電極と前記第3のトラ ンジスタのベース電極とを共通接続して、第1の入力端 子に接続すると共に、前記第5のトランジスタのベース 電極と前記第6のトランジスタのベース電極とを共通接 続して、第2の入力端子に接続し、

前記第2のトランジスタのコレクタ電極を第1の出力端 子に接続すると共に、前記第4のトランジスタのコレク タ電極を第2の出力端子に接続したことを特徴とする E CL回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ECL回路に関 し、特に、差動増幅回路の出力抵抗と差動対トランジス タとの間にカスケード接続のトランジスタを設けた型の 50 前のECL回路の回路図を示す。図4を参照して、この

ECL回路における高速化の技術に関する。

[0002]

【従来の技術】図2に、この種のECL回路の一例の回 路図を示す。図2を参照して、この回路は、差動対をな す二つのトランジスタQ1 , Q6 と、それぞれのトラン ジスタのコレクタ電極側に設けられた出力抵抗R1, R 2 とだけで構成される最も基本的なECL回路に、更に トランジスタQ7 , Q8 を設けた構成のものである。こ の新たに設けられたトランジスタQ7, Q8 は、この回 路の動作速度を高めるためのもので、差動対のトランジ スタQ1 , Q6 のコレクタ電極と抵抗R1 , R2との間 に、電流経路をなすようにカスケード接続される。すな わち、トランジスタQ1 と抵抗R1 とからなる増幅回路 を例にして考えると、上記の (カスケードトランジスタ Q₇, Q₈ を持たない) 最も基本的なECL回路では、 入力端子8から見たトランジスタQ1 のコレクタ・ベー ス間の容量CcBM は、トランジスタQ1 が本来持ってい るコレクタ・ベース間接合容量CcB1 に対し、CcBM = (1+Av1) 倍に大きくなる(但し、Av1はトランジス タQ1 のゲイン)。その結果、容量CcBM と抵抗R1 と による時定数が大きくなって、回路の高速動作が損われ るのである。この現象は、ミラー効果として良く知られ ているものである。これに対し、カスケードトランジス タQ1 を挿入した場合は、Av1=re7/re1≒1となる (但し、re7、re1はそれぞれ、カスケードトランジス タQ1, 差動対トランジスタQ1 それぞれのエミッタ内 部抵抗)ので、入力端子8から見たコレクタ・ベース間 の容量Ccbm は、本来のコレクタ・ベース間接合容量C cBのたかだか2倍にしかならない。その結果、ミラー効 果による動作速度の低下が軽減され、高速化される。こ のように、新たに付け加えられたカスケードトランジス タQ7 , Q8 は、差動対トランジスタQ1 , Q6 でのミ ラー効果を打ち消して、高速動作を行わせるのである。 【0003】ところで、ECL回路はもともと高速動作 に特徴をもつ回路である。そして、その高速性を更に高 めるために、上記のようなカスケードトランジスタを設 けた回路が考えられたのであるが、この回路の特徴が本 来高速性にあるところから、高速化に対する要求は、常 に強い。そのような、高速化の要求に対応する方法の一 40 つとして、差動対トランジスタQ1, Q6 に対し、それ ぞれのトランジスタがオフ状態にあっても、そのオフ状 態のトランジスタ側のカスケードトランジスタに微少な 電流が流れているようにする手段を設けることが、考え られる。例えば特開昭57-164618号公報に開示 された、微少電流の経路を備えるECL回路は、上記の ような高速化技術の一例を示すものである。

【0004】図3に、上記公報に記載のECL回路(以 後、高速型の回路と記す)の回路図を示す。また図4 に、上記公報記載の発明の適用対象となった、高速化以

30

ECL回路は、差動増幅用のトランジスタ対と、その差 動トランジスタ対の出力をラッチするラッチトランジス タ対と、差動増幅動作とラッチ動作とを切り替える電流 スイッチトランジスタ対とからなる回路である。すなわ ち図4において、二つのトランジスタQ1, Q6が、差 動トランジスタ対をなす。トランジスタQ2 , Q4 は、 ラッチトランジスタ対をなす。トランジスタQ3, Q5 は、電流スイッチトランジスタ対をなす。いま図4にお いて、入力端子2への信号がハイ(H)レベルで、入力 端子3への入力がロウ(L)レベルのとき、回路は入力 端子8,9への入力信号を差動増幅し出力端子4,5へ 出力する。一方、入力端子2への信号がLレベルで、入 力端子3への入力がHレベルのとき、回路は上記の差動 増幅の結果をラッチする。

【0005】次に、図3と図4とを比較すると、改良さ れた高速型のECL回路では、図4に示す回路に加え、 電流スイッチトランジスタ対Q3, Q5 のそれぞれに対 し、それぞれ抵抗R3 , R4 が並列に接続されている。 これら抵抗R3, R4は、トランジスタQ3 (或いは、 トランジスタ Q_5)がオフ状態になったときでも電流を 20 を0.7 V以上にする必要がある。この電圧 V_{BE4} の差 流し、トランジスタQ2 (同、トランジスタQ4) がオ フ状態にならないようにする。上記の抵抗R3 , R4 の 効果について、以下に述べる。

 $ton4 = Cbe4 \times \Delta Vbe4 / Io$

但し、Ioは、定電流源6の電流である。

【0008】ここで、例えばCBE4 = 1 p F, Io = 1 ※ ton4 = 2.86nS

という遅れが生じる。この遅れ時間 ton4 は3、出力端 子4,5の出力信号が切り替るときの遅れ時間である。 その遅れ時間を taouTとすると、 taouT = toN4 = 2. 86 n Sとなる。

【0009】次に、高速型のECL回路(図3)におい て、電源端子1の電圧Vccは5V、入力端子8の電圧V 8 は4 V、入力端子9の電圧V9 は3 Vにそれぞれ固定 とする。そして、入力端子2の電圧V2 と入力端子3の 電圧 V3 とが、2~3 Vの範囲で切り替るものとする。 抵抗R₃ = R₄ = 100 k Ωとし、各トランジスタのベ★

となる。この式(3)に上記の定数を代入すると、

$$I_{E4t1} = I_{R4t1} = 20 \mu A$$

を得る。

【0011】次に、時刻 t₂ において、 $V_2 = 2V$, V3 = 3 V に切り替ったとする。この切替りの時、トラン ジスタQ4 のベース・エミッタ間接合容量CBEに蓄積さ☆

Idis412 = IC512 + IR412

となる。ここで、

$$I_{R412} = \{ (V_{CC} - V_{BE4}) - (V_{312} - V_{BE5}) \} / R_4$$
 (6)

であるので、

 $I_{R4t2} = 20 \mu A$

である。一方、抵抗R3 に流れる電流 I R312は、下記の 式(7)で表される。

 $I_{R3t2} = | (V_{8t2} - V_{BE1}) - (V_{2t2} - V_{BE3}) | / R_3$ (7)

*【0006】図4において、差動増幅用入力端子8の電 圧Vs がHレベルで、入力端子9の電圧Vs がLである ものとする。このとき、動作切替え用入力端子2の電圧 V2がHレベルで、入力端子3の電圧V3 がHレベルで あれば、この回路は差動増幅を行い、ラッチ動作のため のトランジスタQ5 , Q4 は、共にオフ状態にある。そ して、トランジスタQ4 のベース・エミッタ間順方向電 圧VBEは、トランジスタQ4がオフ状態にあるので、 0. 3 V程度になっている。尚、このトランジスタQ4

10 のベース・エミッタ間には、ベース・エミッタ間接合容 量CBE4 が存在している。

【0007】ここで、入力端子8の電圧V8 = Hレベ ル、入力端子9の電圧V9 = Lレベルを保持したまま で、入力端子2の電圧をV2 = Lレベルに、入力端子3 の電圧をV3 =Hレベルに切り替えると、トランジスタ Q5 , Q4 がオン状態に移る。このとき、トランジスタ Q4 がオン状態に移るためには、そのトランジスタのベ ース・エミッタ間接合容量 CBE4 に約0.3 Vに蓄積さ れている電荷を放電し、ベース・エミッタ間電圧 VBE4 電圧をΔ VBE4 とすると、トランジスタ Q4 がオン状態 に遷移する迄には、次式で示す遅れ時間 ton4 が生じ

(1)

 $%40\mu$ Aであるとすると、

(2)

★-ス・エミッタ間順方向電圧VBEは、0.7Vとする。 更に、定電流源6の電流 Io は、図4に示す回路におけ 30 る値と同一で、140μAとする。尚、各トランジスタ においては、直流電流増幅率 hfe=∞、エミッタ電流 I E =コレクタ電流 Ic であるものとする。

【0010】先ず、時刻 t 1 において、 V2 = 3 V, V $3 = 2 \lor v$ であるものとする。このときトランジスタQ4 に流れる電流 I E4t1は、抵抗 R4 に流れる電流値 I R4t1 に等しく、

☆れていた電荷は放電されるので、その放電電流を I

dis4t2 とする。電流 Idis4t2は、トランジスタQ5

のコレクタ電流 I c5t2 と抵抗 R4 に流れる電流 I R4t2 と

 $I_{E4t1} = I_{R4t1} = \{ (V_{CC} - V_{BE4}) - (V_{2t1} - V_{BE3}) \} / R_4$ (3)

(4)

の和で表される。すなわち、 (5)

(4)

特開平9-294068

*を得る。更に、

 $I_{R3t2} = 20 \mu A$

従って、

 $I_0 = I_{C5t2} + I_{R3t2} + I_{R4t2} = 140 \mu A$ (8)

より、トランジスタQ5 のコレクタ電流 Ic5t2は、

 $I_{C512} = I_0 - (I_{R312} + I_{R412}) = 100 \mu A$ (10)

となり、放電電流 I dis4 t 2 は、

 $I_{dis4t2} = I_{R4t2} + I_{C5t2} = 120 \mu A$

となる。これで各定数が確定する。

※ジスタQ4 での遅れ時間 ton4 を求める。トランジスタ Q4 での遅れ時間 ton4 は、

【0012】以上の結果に基いて、先ず、ラッチトラン※ $ton4 = CBE4 \cdot \Delta VBE4 / Idis4t2$

(12)

である。ここで、

 $\Delta V_{BE4} = V_{BE4t2} - V_{BE4t1}$

(13)

(11)

で示され、又、VBE412 とVBE411 とは、

 $V_{BE4t1} = (kT/q) ln (I_{E4t1}/I_{S})$ (14)

 $V_{BE4t2} = (kT/q) ln (I_{E4t2}/I_s)$ (15)

で表される。

【0013】但し、

IE :エミッタ電流 k:ボルツマン定数

T:絶対温度

q:電子の電荷

Is : 順方向飽和電流 (=約1×10-16 A)

 $\Delta V_{BE4} = 0.718 - 0.671$

= 0.047 V

を得る。この代入結果を式(12)に代入すると、ラッ

ton4 = 0.391nS

となる。

【0014】次に、電流スイッチトランジスタQ5 での☆

tons = $2 \pi \cdot CBE5 \cdot re5$

トランジスタQs の場合は、

 $r_{\bullet 5} = k T/q/I_{E5}$

 $r_{e5} = k T/q/Ic5$

である。

【0015】図4に示される従来のECL回路におい *

 $I_0 = I_{c5} + I_{R3} + I_{R4} = 140 \mu A$

である。

【0016】以下、上記の結果を用いて、トランジスタ※

 $r_{e5} = 258\Omega$

を得る。従って、常温における遅れ時間 tons は、式

tons = 1.621nS

となる。

【0017】これまでの考察で、入力端子2と入力端子 3の入力信号が反転してから、ラッチ回路側のトランジ★

tdout = tons + ton4

= 2.012 n S

となる。これより、図3に示す改良された高速型のEC L回路は、それまでの一般的なECL回路(図4)に比 べ、遅れ時間 t dourが小さくなっていることが分る。

【0018】これまで述べた高速型ECL回路のよう

 \bigstar k t/q \rightleftharpoons 2 6 m V

である。そこで、式 (14) に I E4t1 = 20 μ Aを代入 する。又、式 (15) に対しては、時刻 t2 においては トランジスタQ4 , Q5 が共にオン状態にあり、IE4t2 20 = $I_{R412} + I_{C512} = I_{dis412}$ であるので、 I_{E412} とし T I dis 412 = 1 2 0 μ A を代入する。そして、それぞれ の代入結果を式(13)に代入すると、

(16)

チトランジスタQ4 での遅れ時間 ton4 は、

(17)

☆遅れ時間 tons を考える。この遅れ時間 tons は、以下 の式(18)で示される。

(18)

但し、re5はトランジスタのエミッタ内部抵抗であり、 30◆で表される。然るに、トランジスタQ5 の電流増幅率 h FE=∞としているので、IE5=Ic5である。よって、

(19)

*て、入力端子2がLレベル、入力端子3がHレベルのと き、定電流源6の電流Ioは、

(20)

※Q5 での遅れ時間 ton5 を求める。式(19)に式(1

0) で得た I c5t2 = 1 0 0 μ A を代入すると、常温で、

(21)

40 (18) より、

(22)

★スタQ4 , Q5 がオン状態に遷移してそれまでの差動増 幅動作からラッチ動作に切り替わる迄の遅れ時間 t dout

(23)

に、電流切替えが行われるトランジスタQ3, Q5 に並 列に抵抗を設け、それらトランジスタがオフ状態にある ときでもこれにカスケード接続されたトランジスタ

50 Q2, Q4 に微少電流が流れているようにすることによ

り、ECL回路を高速化することができる。ここで、図 4に示す回路と図1に示す回路とは、ラッチ動作を行う か行わないかという機能上の相違を持つものの、回路の 動作速度が決まるプロセスという観点からは、同一の回 路である。従って、上述した図3に示す高速化技術は、 これを図1に示すECL回路に適用したときにも、同様 の作用効果を示すものと期待される。

【0019】すなわち、図4に示す回路においては、電 流スイッチトランジスタQ3, Q5のオン、オフ状態 が、入力端子2、3への入力信号の切替えによって、切 り替えられる。そしてその切替えの結果、例えばトラン ジスタQ5 がオフ状態からオン状態に遷移したものとす ると、そのコレクタ電極に接続されている、オフ状態に あるラッチトランジスタQ2 (又は、トランジスタ Q4) のベース・エミッタ間容量の蓄積電荷が、オン状 態になったトランジスタQ5 を通して放電される。差動 増幅動作からラッチ動作への移行に要する遅れ時間は、 トランジスタQ5 がオフ状態からオン状態に遷移するの に要する時間と、トランジスタQ2 (同、トランジスタ Q4) のベース・エミッタ間に蓄積された電荷が放電さ 20 れるのに要する時間との和である。

【0020】一方、図1に示す回路では、差動対のトラ ンジスタQ1, Q6のオン、オフ状態が、入力端子8, 9への入力信号の切替えによって、切り替えられる。そ してその切替えの結果、それ迄オフ状態にあった差動対 トランジスタ Q_1 (又は、トランジスタ Q_6) のコレク タ電極に接続されている、オフ状態にあったカスケード ランジスタQ7 (又は、トランジスタ8) は、ベース・ エミッタ間容量に蓄積されていた電荷がオン状態になっ たトランジス Q_1 (同、トランジスタ Q_6) を通して放 30 電され、オン状態に遷移する。図1に示す回路で、入力 信号の切替えから出力信号の切替えに要する時間は、上 記の差動対トランジスタQ1 (同、トランジスタQ6) がオン状態に移る時間と、カスケードトランジスタQ7 (同、トランジスタ8) のベース・エミッタ間に蓄積さ れていた電荷が放電されるのに要する時間との和であ

【0021】つまり、図1に示す回路と図4に示す回路 とでは、図1中の差動対トランジスタQ1, Q6 と図4 中の電流スイッチトランジスタQ3,Q5とが、オン、*40は、常温での抵抗値に対し、

 $R_{3(125)} / R_{3(25)} = R_{4(125)} / R_{4(25)}$

$$= \{1 - 3 \ 0 \ 0 \ 0 \times 1 \ 0^{-6} \times (1 \ 2 \ 5 - 2 \ 5) \ | = 0. \ 7 \tag{2.3}$$

である。従って、温度Tj = 125℃での放電電流 I dis4(125) は、抵抗R4 に流れる電流 IR4(125) が式 ※

 $I_{dis4(125)} = I_0 - I_{R4(25)} / 0.7$

 $= 1 1 1 . 4 \mu A$

となる。よって、温度T; =125℃での遅れ時間t

ton4(125) = 0.422 n S

となる。

【0025】次に、温度T_i = 125℃でのトランジス 50 5 の温度T_i = 125℃でのコレクタ電流 I

*オフ状態の切替えが入力信号により行われる (電流切替 え)という点で、それぞれ対応し、又、図1中のカスケ ードトランジスタQ7 , Q8 と図4中の差動対トランジ スタQ1 , Q6 およびラッチトランジスタQ2 , Q4 と が、上記電流切替えの結果オン状態になったトランジス タを通して、ベース・エミッタの蓄積電荷が放電されて オフ状態からオン状態に遷移する(蓄積電荷放電)とい う点で、それぞれ対応することなる。そして、いずれの 回路においても、回路の動作速度は、上記電流切替え段 10 階での、トランジスタのオフ状態からオン状態への遷移 時間と、蓄積電荷放電段階での、オフ状態にあるトラン ジスタのベース・エミッタ間蓄積電荷の放電時間との和 であるという点で、二つの回路は同一である。従って、 図4に示す回路に対する図3の高速化技術を図1に示す 回路に適用して、回路の高速化を計ることが可能であ る。

[0022]

【発明が解決しようとする課題】上述したように、図3 に示す高速型のECL回路は、抵抗R3, R4 がない回 路(図4)に比べ、遅れ時間 t dour を小さくできるとい う長所を持つ。しかし、以下に示す欠点も合せ持ってい る。すなわち、遅れ時間 t dout が比較的大きな温度特性 を持つ点である。この遅れ時間における温度特性は、ト ランジスタQ4 , Q5 に流れる電流値が抵抗R3 , R4 の温度係数により、変化してしまうことに起因する。以 下に、その説明を行う。

【0023】常温におけるトランジスタQ4 の遅れ時間 ton4 , トランジスタQ5 の遅れ時間 ton5 および出力 端子での遅れ時間 t douT はそれぞれ、上述の通り、

ton4 = 0.391nS

tons = 1.621nS

t = t = 0 + t = 2 = 0.012 n Sである。

【0024】次に、温度特性を考えるものとして、回路 のジャンクション温度T₁=125℃とすると、以下の ようになる。すなわち、いま定電流源6の電流値 Io は 温度変化しないものとする。又、抵抗R3, R4 の温度 係数を例えば−3000ppm/℃とすると、温度Ti =125℃での抵抗R3, R4の抵抗値の変化の割合

※ (6) で示される常温での電流値 I R4(25) に対し1/ 0. 7倍になるので、

(24)

(25)

ON4(125)は、式(12)より、

(26)

タQ5 の遅れ時間 t ON5(125) を考える。トランジスタQ

10

c5(125) は、

 $I_{C5(125)} = I_{O(125)} - I_{R3(125)} - I_{R4(125)}$

(27)

である。ここで、定電流源6の電流値 Io(125)は温度変

*の電流値 I R3(125) , I R4(125) は抵抗体の温度特性に 化せず140μA一定であるのに対し、抵抗R3 , R4 * より、上述のような影響を受ける。これにより、

 $I_{C5(125)} = I_{0(125)} - I_{R3(25)} / 0. 7 - I_{R4(25)} / 0. 7$

(28)

 $= 82.8 \mu A$

(29)

に減る。又、トランジスタQs のエミッタ内部抵抗 r

 $r_{e5(125)} = 4 \cdot 1 \cdot 6 \cdot \Omega$

e5(125) も温度特性によって変化し、

に上昇する。よって、温度T;=125℃におけるトラ

(30)

ンジスタQ5 での遅れ時間 ton5(125)は、式(18)に※10

※これ迄に得た値を代入して、

tons(125) = 2.618nS

(31)

となる。

★での遅れ時間 t douT(125) は、

【0026】これまでの譲論から、温度T; =125℃★

 $t_{dOUT(125)} = t_{ON4(125)} + t_{ON4(125)} = 3. 040 n S$

となって、温度125℃での出力端子の遅れ時間 t dOUT(125) は常温25℃での遅れ時間 t dOUT(25) (= 2. 012 nS) に比べ、50%以上も遅くなってしま うことが分る。

[0028]

☆を特徴とする。

[0027]

【発明の実施の形態】次に本発明の実施の形態につい て、図面を参照して説明する。図1は、本発明の一実施 の形態によるECL回路の回路図である。図1を参照し 20 て、図3に示すECL回路と同一条件にするため、トラ ンジスタQ8 のコレクタ接合容量CBE8を放電する電流 Idis8を120μAに設定する。電源電圧Vcc=5V、 バイアス電源7の電圧 $V_7 = 1.5 V$ 一定として、本実 施形態の動作速度を計算する。

【課題を解決するための手段】本発明のECL回路は、 差動増幅回路の出力抵抗とトランジスタのコレクタ電極 との間にカスケード接続のトランジスタを挿入したEC L回路において、前記差動増幅回路の差動トランジスタ 対を第1の差動トランジスタ対とし、エミッタ電極が前 記第1の差動トランジスタ対と共通接続された第2の差 動トランジスタ対を設け、その第2の差動トランジスタ 対のコレクタ電極各各を前記第1の差動トランジスタ対 の逆相となるコレク電極各各に接続すると共に、前記第 2の差動トランジスタ対のエミッタ面積を前記第1の差 動トランジスタ対のエミッタ面積よりも小さくしたこと☆30

【0029】一般に、トランジスタQ6 のコレクタ電流 Ic6とトランジスタQ10のコレクタ電流 Ic10 との比 は、エミッタ面積の比のみによって決る。すなわち、そ れぞれのトランジスタのエミッタ面積をAE6、AE10 と して、

Ic6: Ic10 = AE6: AE10

(33)

である。従って、

(34)

 $I_0 = I_{c6} + I_{c10} = 140 \mu A$ において、AE6:AE10 = 6:1とすると、

(35)

 $Ice = 120 \mu A$ $I_{C10} = 20 \mu A$

(36)

となる。

となる。

【0030】トランジスタQ8 での遅れ時間 ton8 は、 式 (12) より、ton8 = CBE8 · Δ VBE8 / Idis812 で表される。時刻 t1 において、入力端子 2 の電圧 V2 = L レベル、入力端子3の電圧 V3 = H レベルであると すると、式(14)より、

【0031】又、Idis8=120μAであるから、常温 におけるトランジスタQ8 での遅れ時間 ton8 は、式 (12) より、

 $V_{BE8t1} = 0.720V$

tons = 0.391nSである。

である。同様にして、時刻 t 2 において、入力端子 2 の 電圧 V2 = Hレベル、入力端子3の電圧 V3 = Lレベル であるとすると、

【0032】これ迄の議論で、本実施の形態におけるト ランジスタQ8 での遅れ時間 tonsは、図3に示す従来 の高速型の回路におけると同等であることが分る。

 $V_{BE812} = 0.673 V$ となる。従って、式(13)より、

【0033】次に、差動増幅回路を構成するトランジス タQ6 での遅れ時間 ton6 を、従来のECL回路におけ る同様にして、求める。入力端子2がLレベル、入力端 子3がHレベルのとき、定電流源6の定電流Ioは、

 $\Delta V_{BE8} = 0. \quad 0.47 \text{ V}$

(38)

Io = Ic6 + Ic10

40

11

で表される。

【0034】そこで、トランジスタQ6 での遅れ時間 t0M6 を考える。ここに、式(35)で得られた I1G6 = 12M7 Aを代入すると、常温でのトランジスタQ6 のエ*

ton6 = 1.355nS

を得る。

【0035】以上より、常温における出力端子4,子5での遅れ時間 t dout は、図3に示す従来の高速型ECL回路におけると同様に、

t dout = t ons + t one

= 1.746 n S

となる。

【0036】本実施の形態では、定電流源6の電流をI $0=140\mu$ Aと従来の回路と同じ条件にしたとき、遅れ時間 t dou τ は、 $\{(2.012-1.746)/2.012\}$ × 100=13.2 %小さくなっている。換言すれば、図3 に示す従来のECL回路と同じ遅れ時間 t %

 $I_{0(125)} = I_{c6(125)} + I_{c10(125)}$

である。

【0038】ここで、定電流源電流 Io には温度変化が★20

 $I_{c6(125)} = 120 \mu A$

と、温度に拘らず一定となる。したがってトランジスタ Q6 のエミッタ内部抵抗 r • 6 の温度特性のみが作用す る。温度 T ₁ = 1 2 5 ℃におけるトランジスタ Q6 での 遅れ時間 t on 6 (125) は、式 (18) より、 t on 6 (125) = ☆

tons(125) = 0.391nS

となる。

【0040】以上の結果、温度125℃における遅れ時間tdouT(125) は、

 $t_{dOUT(125)} = t_{ON6(125)} + t_{ON8(125)} = 1.806 + 30$

0.391 = 2.197 n S

【0041】これ迄の議論により、常温のときと温度T◆

*ミッタ内部抵抗 $r_{\bullet 6}$ として、 $r_{\bullet 6} = 2 \ 1 \ 5$. $6 \ \Omega$ を得る。また、トランジスタ Q_6 のベース・エミッタ接合容量 $C_{BE6} = 1 \ p$ F とすると、トランジスタ Q_6 での遅れ時間 t_{ON6} は、式($1 \ 8$)より、

12

(39)

※douTにするのであれば、定電流源電流Ioを13.2% 少くでき、低消費電力化を図れる。これは、図3に示す 従来のECL回路では、ラッチ動作を行わせるために電 流経路を三つの電流に分割せざるを得ないのに対し、本 10 発明では二つの経路に分割するだけですむからである。 つまり、同じ能力の定電流源を備えているとして、本発 明の方が機能が少い分効率的に電流を流すことができ て、高速度化される。換言すれば、低消費電力化される。

【0037】次に、本実施の形態において、温度変化に よる動作速度の変化を考察する。図1において、ジャン クション温度T_i=125℃とする。このとき、

(40)

★ないものとし、140 µ A 一定であるとする。すると、

(41)

☆1. 806 n Sとなる。

【0039】又、トランジスタQ8 に流れる電流は、式(41)より温度による変化を持たないので、温度T; =125℃のときも、

(42)

[0042]

【表1】

回路構成	遅 れ	時間	遅れ時間 注1)			
AKHTINIU	25℃	125℃	変化率△tdour			
従来の回路 (図 3)	2.012**	3.040**	51.1%			
実施の形態	1.746**	2.197=	25.8%			

【0043】表1を参照すると、微少電流経路をトトランジスタQ9, Q10で構成している本実施の形態の回路の方が、抵抗R3, R4 (図4参照)で構成している従来のECL回路より、温度変化による遅れ時間の変化が小さいことが、分る。

【0044】本実施の形態では、微小電流を流すのに、 温度によってその絶対値が変ってしまう抵抗素子を使わ ずに、トランジスタを用いている。エミッタ面積を違え た二種類のトランジスタを組み合せることにより常時微小電流を流しているので、電流値はエミッタ面積によってのみ決定される。このように構成すると、温度変化があっても一つの回路内のトランジスタは同じ温度変化をするので、温度によるトランジスタQ6のコレクタ電流Ic6の変化は無い。従って、温度による遅延の変化は、微少電流経路を抵抗で構成する場合に比べ、非常に小さい。

13

[0045]

【発明の効果】以上説明したように、本発明によれば、 温度による動作速度の低下が、従来のECL回路に比べ て非常に小さいECL回路を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態によるECL回路の回路 図である。

【図2】従来の技術によるECL回路の一例の回路図で ある。

【図3】従来の技術によるECL回路の他の例の回路図 10 である。

14

【図4】従来の技術によるECL回路の更に他の例の回路図である。

【符号の説明】

1 電源端子

2,3 入力端子

4,5 出力端子


6 定電流源

7 バイアス電源


8,9 入力端子


) 10 グランド端子

【図1】



【図2】





フロントページの続き

 (51) Int.CI.6
 識別記号
 庁内整理番号
 FI
 技術表示箇所

 H 0 3 K
 19/003
 H 0 3 K
 19/013

 19/013
 17/60
 H